`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2020/11/02 09:15:41
// Design Name: 
// Module Name: Ex1_sim
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module Ex1_sim();
    reg [7:0] sw = 8'h00;
    wire [7:0] led;
    
    Ex1 uut(.sw(sw), .led(led));

    always #10 sw=sw+1;
endmodule
